FPGA - 现场可编程门阵列 FPGA - Cyclone I 291 LABs 104 IOs
共有特性
业界领先的低功耗和低系统成本:
采用TSMC的28nm低功耗(28LP)工艺制造
5Gbps时每个通道仅88mW的最大功耗
处理性能超过4,000 MIPS (Dhrystones 2.1基准测试),功耗不到1.8 W (对于SoC FPGA)。
由于使用了较多的硬核知识产权(IP)模块,降低了功耗。
SoC FPGA特性
集成式HPS可使用户降低系统功耗、系统成本以及电路板空间:
由处理器、外设和存储器控制器组成
具备应用级ARM®处理器的性能和生态系统,同时兼顾Cyclone V FPGA的灵活性、低成本和低功耗。
产品属性 属性值
制造商: Intel
产品种类: FPGA - 现场可编程门阵列
RoHS: 详细信息
产品: Cyclone
逻辑元件数量: 2910
逻辑数组块数量——LAB: 291
输入/输出端数量: 104 I/O
工作电源电压: 1.5 V to 3.3 V
最小工作温度: 0 C
最大工作温度: + 70 C
安装风格: SMD/SMT
封装 / 箱体: TQFP-144
封装: Tray
系列: Cyclone EPC3
商标: Intel / Altera
最大工作频率: 250 MHz
湿度敏感性: Yes
产品类型: FPGA - Field Programmable Gate Array
工厂包装数量: 60
子类别: Programmable Logic ICs
总内存: 59904 bit
商标名: Cyclone
EP1C3T144C8N电路图
EP1C3T144C8N电路图
EP1C3T144C8N 引脚图
EP1C3T144C8N 封装图
型号 | 制造商 | 描述 | 购买 |
---|---|---|---|
EP1C3T144C8N | SSI | SENSOR 1000PSIS 7/16 UNF 4-20 MA | 立即购买 |
标题 | 类型 | 大小(KB) | 下载 |
---|---|---|---|
EP1C3T144C8数据手册 | 526 | 点击下载 | |
基于EP1C3T144的最小系统开发板的设计_章丽萍 | 293 | 点击下载 | |
EP1C3T100引脚功能说明,Pin Informatio | RAR | 333 | 点击下载 |
EP2C5T144开发板原理图 | 88.7 | 点击下载 | |
基于EP1C3的进阶实验_reference_verilog | RAR | 16 | 点击下载 |
基于EP1C3的进阶实验_reference_verilog | RAR | 16 | 点击下载 |
基于EP1C3的进阶实验eference_verilog | RAR | 15 | 点击下载 |
基于EP1C3的进阶实验Cyclone_PLL_Test1 | RAR | 334 | 点击下载 |
LabVIEW是一种基于图形程序的虚拟仪器编程语言,与传统仪器相比,虚拟仪器技术以计算机为平台,在程序界面中有用于模拟真实仪器面板的控件可供调用,可用于设置输入数值、观察输出值以及实现图表、文本等显示,因此具...
为了方便对1553B设备进行测试,介绍了一种基于ARM9平台和FPGA的1553B总线测试系统的设计与实现方法。该系统以LPC3250作为微处理器,以CYCLONE I系列的EP1C6Q240C8芯片实现ARM与1553B协议芯片的接口逻辑。
随着电子技术的发展,具有防盗报警、语音提示等功能的电子密码锁代替密码量少、安全性差的机械式密码锁已是必然趋势。目前大部分密码锁采用单片机进行设计,电路较复杂,性能不够灵活。本文采用先进的EDA(电子设计自...
平台计算机采用FPGA+S698IP核的方案(简称SOC),以欧比特公司的S698IP核做为主CPU,另外再把1553B总线控制器、VME总线控制器、3个带FIFO的UART整合在一起。体现了欧比特公司S698IP核灵活、优越性能。并且支持多操作系统。采用SOC设...
喷气织机的引纬控制系统直接决定着喷气织机的运行效率、能耗、产品质量、平均无故障时间等关键性的指标,是喷气织机整个电控系统的核心之一。市场上现存的喷气织机的引纬控制系统一般都是利用处理器和硬件电路两部分...
数字信号处理是过去四十年以来快速发展起来的科学和工程领域,这种快速发展是数字计算机技术和集成电路技术迅猛发展的结果。利用数字信号处理方法实现的电能测量与传统的机电式仪表测量相比具有精度高、可以同时实现...
当前嵌入式系统技术已得到了广泛应用,但传统嵌入式系统的人机接口多采用小键盘操作的文本菜单方式,用户操作较为不便。本设计利用FPGA实现对PS/2接口鼠标的控制,是在以VGA作为输出设备的单片机系统上初步实现图形化用...
本设计采用可编程芯片和VHDL语言进行软硬件设计,不但可使硬件大为简化,而且稳定性也有明显提高。由于可编程芯片的频率精度可达到50 MHz,因而计时精度很高。本设计采用逐位
EMC1414 | ERJ-3EKF1002V | ECMF04-4HSWM10 | EMC2305 |
ESD8011 | EMC2105 | EGP10F | EMD5DXV6 |
ESD5384 | EMC1046 | EMI7112 | EMI4162 |
EMI520 | EMC2300 | ESD7M5.0DT5G | ENC424J600 |
EMI9406 | ESDM3551 | EZAIRO 7150 SL | ESD5381 |