小型低噪声 PLL 定时模块
CTS 的 PLL 定时模块(Miniature Low Noise PLL Timing Modules)实现了适合各种应用的小尺寸、高性能和低成本的目标
发布时间:2018-06-14
CTS Corporation 宣布推出一个全新的锁相环(PLL)定时模块系列,以满足要求超干净时序信号的应用中小尺寸、高性能和低成本抖动衰减器的需要。诸如光纤、通信系统、测试与测量、雷达系统、MRI 和数字视频之类应用都能受益于这种技术,从而减少设备间无线通信的抖动幅度或不希望的与理想定时信号的偏离。
随着技术的不断发展,高速数据传输的需求也在增加。这需要设备制造商设计出能够以更高传输比特率运行的硬件,从而快速传输数据以适应诸如流视频或地理位置(GPS)应用的趋势。
通过使用单个 ASIC,CTS 能够消除以前需要多个其他活动组件才能实现的性能水平。因此,CTS 现在提供的是一个一流的解决方案,不仅实现了小尺寸、高性能和低成本的目标,而且还让制造商实现更快的上市时间和更快的原型设计。
图片 | 数据手册 | 产品型号 | 产品分类 | 产品描述 | 价格 | 操作 |
---|---|---|---|---|---|---|
| VFJA1491C-25.000M-25.000M | 时钟发生器/PLL频率合成器-时钟管理 | IC CLOCK GEN/JITTER SMD | 在线订购 | ||
| VFJA1491P-25.000M-25.000M | 时钟发生器/PLL频率合成器-时钟管理 | IC CLOCK GEN/JITTER SMD | 在线订购 | ||
| VFJA1491C-125.000M-25.000M | 时钟发生器/PLL频率合成器-时钟管理 | IC CLOCK GEN/JITTER SMD | 在线订购 | ||
| VFJA1491C-100.000M-10.000M | 时钟发生器/PLL频率合成器-时钟管理 | IC CLOCK GEN/JITTER SMD | 在线订购 | ||
| VFJA1491P-125.000M-25.000M | 时钟发生器/PLL频率合成器-时钟管理 | IC CLOCK GEN/JITTER SMD | 在线订购 | ||
| VFJA1491P-156.250M-25.000M | 时钟发生器/PLL频率合成器-时钟管理 | IC CLOCK GEN/JITTER SMD | 在线订购 |
应用案例
资讯聊一聊芯片设计的NDR是什么?2023-12-06
今天突然想聊一聊route相关的问题,讲一讲NDR是什么,我也梳理总结一下我对NDR的认识。
资讯何谓芯片的“时钟”?芯片时钟是怎么一回事?2023-12-06
今天想来聊一聊芯片设计中的一个非常基础的概念——时钟。对于外行来说听到这个词可能会感觉迷茫,猜一个大概意思吧可能也不太准。
资讯在timing path中为何ICG的delay跟一个组合逻辑似的?2023-11-23
在不人工干预的情况下,tool默认会尝试把reg1的CK pin和Reg2的CK pin做平。
资讯IC后端概述(下)2023-08-31
本节介绍后端处理的剩余部分,上节我们讲到floorplan和placement。后面就到了CTS阶段。
资讯ADI SimplayLabs推出Cat3线缆全带宽专用测试设备2023-08-12
作为一种全数字化视频和声音信号传输接口,HDMI能将高清晰度视频和多声道音频数据结合,只需单一线缆就可以统一传送,减少了设备多线缆连接的冗余与不便,同时具备宽带无压缩视频传输能力,已广泛应用于日常生活中。
资讯汽车行业中常用的DB9串行数据通讯口介绍2023-07-26
汽车行业中常用的DB9口,是属于COM口的一种,COM口( cluster communication port )即串行通讯端口,简称串口。
资讯浅析Formality形式验证里的案件2023-07-21
在当前的形式验证的领域,主要有两个工具,一个就是Cadence的conformal,另外一个就是Synopsys的formality(以下简称FM)。
资讯Clock Gating的特点、原理和初步实现2023-07-17
当下这社会,没有几万个Clock Gating,出门都不好意思和别人打招呼!