可逆、可预置计数器CD4029构成的任意N分频减法计数电路

  图3是可逆、可预置计数器CD4029构成的任意N分频减法计数电路，U/D接“L”电平进行减法计数，B/D接“L”电平按BCD输出码进行计数，低位的Co进位到高位的CT输入进行进位计数，按BCD计数连接可实现0-299分频，按二进制连接（B/D）端连到VDD上）可实现0-8192分频，分频比N值是由并行预置输入端P3-P0所加的数字电平来决定的，可在上述范围内任意设置。





    该电路每当各级CD4029均计数到全零状态时，各级的Co=“L”电平，通过3输入NOR门译码就在PE端出现正脉冲（tw宽），将各级预置设定数字（图示123）并行置入内部，再开始新的计数循环，PE端出现的瞬变脉冲就是分频后的输出信号，其周期是计数时钟CLK（即fin）周期的N倍，脉宽tw是由计数器延迟时间和NOR门延时之和来决定的，用CD4029和CD4025（三NOR）情况大约tw=0.9us（VDD=5V时），如果需要更宽的脉冲分频输出，可以使用单稳延时电路如CD4528/4538来作定时展宽。