

实现补码加减运算的逻辑电路

提问者：yu1004402274 地点：- 浏览次数：4244 提问时间：03-10 17:00

我有更好的答案

1条回答: 硕达科讯 03-17 22:04

实现补码加减运算的逻辑电路

运算前，X、Y寄存器分别存储被加（减）数和加（减）数，计算结果存回X寄存器；F为加法器，能在命令X→F和Y→F信号的控制下接收两个寄存器中的数据并完成加法运算，运算结果在F→X命令信号的控制下接收回X寄存器中。

　　为实现减运算，应将Y寄存器中补码数据的负数表示送到加法器F，这可以通过送Y寄存器中每位数据的反码并在F的最低位给出进位1输入信号变通完成，用/Y→F和1→F控制命令实现。

图2.5 实现补码加减运算的逻辑电路

 评论0  赞39

1 / 3

相关数字逻辑电路: 非逻辑及非门电路; 异成门逻辑符号图/同或门逻辑符号图; 芯片CD4047的逻辑结构; 与或非门逻辑符号; 555数字逻辑浏试笔电路图